Escola d’Enginyeria ESTRUCTURA DE COMPUTADORS
Enginyeria Informàtica PROBLEMES
MEMÒRIA
ESTRUCTURA DE COMPUTADORS
SOLUCIONS PROBLEMES
Memòria
Prepara tus exámenes
Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Consigue puntos base para descargar
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Orientación Universidad
Prepara tus exámenes
Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Busca documentos
Prepara tus exámenes con los documentos que comparten otros estudiantes como tú en Docsity
Busca tu universidad
Encuentra los documentos específicos para los exámenes de tu universidad
Video Cursos
Estudia con lecciones y exámenes resueltos basados en los programas académicos de las mejores universidades
Quiz
Responde a preguntas de exámenes reales y pon a prueba tu preparación
Consigue puntos base para descargar
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Comunidad
Pregúntale a la comunidad
Pide ayuda a la comunidad y resuelve tus dudas de estudio
Ebooks gratuitos
¡Nuestros e-books salva-estudiantes!
Descarga nuestras guías gratuitas sobre técnicas de estudio, métodos para controlar la ansiedad y consejos para la tesis preparadas por los tutores de Docsity
Problemas memoria solucionados, Ejercicios de Arquitectura de ordenadores
Asignatura: Estructura de computadors I, Profesor: , Carrera: Enginyeria Informàtica, Universidad: UAB
Tipo: Ejercicios
2017/2018
1 / 47
Esta página no es visible en la vista previa
¡No te pierdas las partes importantes!
Documentos relacionados
Vista previa parcial del texto
¡Descarga Problemas memoria solucionados y más Ejercicios en PDF de Arquitectura de ordenadores solo en Docsity!
Enginyeria Informàtica PROBLEMES
MEMÒRIA
ESTRUCTURA DE COMPUTADORS
SOLUCIONS PROBLEMES
Memòria
Enginyeria Informàtica PROBLEMES
MEMÒRIA
Problemes que resoldrem a classe
PROBLEMA 1.
Disposem d’un sistema basat en un microprocessador amb capacitat per adreçar 16 Mbytes. Volem posar a aquest sistema una memòria formada per 1 Mbyte de RAM estàtica. Per a fer això disposem de xips de memòria RAM estàtica de 128Kx8 bits, que disposen d’una línea Chip Select (CS) de selecció del circuit. La memòria ha de col·locar-se a partir de l’adreça A00000h.
Apartat a El sistema de memòria s’implementa sense interleaving i amb accés únicament a dades de 1 Byte
a.1) Mostrar el diagrama de cada xip de memòria de 128Kx8 bits, indicant els pins.
a.2) Quants xips són necessaris per a fer el sistema de memòria?
1MB/128KB = 8
128Kx
A16-A
D7-D
CS
R/W
Enginyeria Informàtica PROBLEMES
MEMÒRIA
a.4) Mostrar la funció lògica del senyal CS de cadascun dels xips.
CS0=A23 A22* A21 A20* A19* A18* A17*
CS1=A23 A22* A21 A20* A19* A18* A
CS2=A23 A22* A21 A20* A19* A18 A17*
CS3=A23 A22* A21 A20* A19* A18 A
CS4=A23 A22* A21 A20* A19 A18* A17*
CS5=A23 A22* A21 A20* A19 A18* A
CS6=A23 A22* A21 A20* A19 A18 A17*
CS7=A23 A22* A21 A20* A19 A18 A
a.5) Quines línies d’adreça identifiquen cada xip de memòria?
(A23, A22, A21, A20), A19, A18, A
a.6) Quines línies identifiquen un byte dins d’un xip?
A16-A
a.7) Especificar el mapa de memòria, indicant les 4 primeres adreces de cada xip i la darrera.
A00000h A00001h A00002h A00003h
A1FFFFh
A20000h A20001h A20002h A20003h
A3FFFFh
A40000h A40001h A40002h A40003h
A5FFFFh
Enginyeria Informàtica PROBLEMES
MEMÒRIA
A60000h A60001h A60002h A60003h
A7FFFFh
A80000h A80001h A80002h A80003h
A9FFFFh
AA0000h AA0001h AA0002h AA0003h
ABFFFFh
AC0000h AC0001h AC0002h AC0003h
ADFFFFh
AE0000h AE0001h AE0002h AE0003h
AFFFFFh
Apartat b El sistema de memòria s’implementa amb interleaving de dues vies i amb accés únicament a dades de 1 Byte
b.1) Mostrar l’esquema de connexió de la CPU amb els xips de memòria.
Enginyeria Informàtica PROBLEMES
MEMÒRIA
b.2) Mostrar la funció lògica del senyal CS de cadascun dels xips.
CS0=A23 A22* A21 A20* A19* A18* A0*
CS1=A23 A22* A21 A20* A19* A18* A
CS2=A23 A22* A21 A20* A19* A18 A0*
CS3=A23 A22* A21 A20* A19* A18 A
CS4=A23 A22* A21 A20* A19 A18* A0*
CS5=A23 A22* A21 A20* A19 A18* A
CS6=A23 A22* A21 A20* A19 A18 A0*
CS7=A23 A22* A21 A20* A19 A18 A
b.3) Quines línies d’adreça identifiquen cada xip de memòria?
(A23, A22, A21, A20), A19, A18, A
b.4) Quines línies identifiquen un byte dins d’un xip?
A17-A
b.5) Especificar el mapa de memòria, indicant les 4 primeres adreces de cada xip i la darrera.
A00000h A00002h A00004h A00006h
A3FFFEh
A00001h A00003h A00005h A00007h
A3FFFFh
A40000h A40002h A40004h A40006h
A7FFFEh
Enginyeria Informàtica PROBLEMES
MEMÒRIA
A40001h A40003h A40005h A40007h
A7FFFFh
A80000h A80002h A80004h A80006h
ABFFFEh
A80001h A80003h A80005h A80007h
ABFFFFh
AC0000h AC0002h AC0004h AC0006h
AFFFFEh
AC0001h AC0003h AC0005h AC0007h
AFFFFFh
Apartat c El sistema de memòria s’implementa sense interleaving, però amb accés a dades de 1 o 2 Bytes (accés a byte o word).
c.1) Mostrar l’esquema de connexió de la CPU amb els xips de memòria.
Enginyeria Informàtica PROBLEMES
MEMÒRIA
c.2) Mostrar la funció lògica del senyal CS de cadascun dels xips.
CS0=A23 A22* A21 A20* A19* A18* (T+TA0)
CS1=A23 A22* A21 A20* A19* A18* (T+T*A0)
CS2=A23 A22* A21 A20* A19* A18 (T+TA0)
CS3=A23 A22* A21 A20* A19* A18 (T+T*A0)
CS4=A23 A22* A21 A20* A19 A18* (T+TA0)
CS5=A23 A22* A21 A20* A19 A18* (T+T*A0)
CS6=A23 A22* A21 A20* A19 A18 (T+TA0)
CS7=A23 A22* A21 A20* A19 A18 (T+T*A0)
c.3) Quines línies d’adreça identifiquen cada “banc” de memòria?
(A23, A22, A21, A20), A19, A
c.4) Quines línies identifiquen un xip dins d’un “banc” de memòria?
A
c.5) Quines línies identifiquen un byte dins d’un xip?
A17-A
c.6) Especificar el mapa de memòria, indicant les 4 primeres adreces de cada “banc” i la darrera.
A00000h A00001h A00002h A00003h A00004h A00005h A00006h A00007h
A3FFFEh A3FFFFh
A40000h A40001h A40002h A40003h A40004h A40005h A40006h A40007h
A7FFFEh A7FFFFh
Enginyeria Informàtica PROBLEMES
MEMÒRIA
A80000h A80001h A80002h A80003h A80004h A80005h A80006h A80007h
ABFFFEh ABFFFFh
AC0000h AC0001h AC0002h AC0003h AC0004h AC0005h AC0006h AC0007h
AFFFFEh AFFFFFh
Apartat d El sistema de memòria s’implementa amb accés a dades de 1 o 2 Bytes (accés a byte o word) i interleaving de dues vies a nivell de word.
Enginyeria Informàtica PROBLEMES
MEMÒRIA
d.2) Mostrar la funció lògica del senyal CS de cadascun dels xips.
CS0=A23 A22* A21 A20* A19* A1* (T+TA0)
CS1=A23 A22* A21 A20* A19* A1* (T+T*A0)
CS2=A23 A22* A21 A20* A19* A1 (T+TA0)
CS3=A23 A22* A21 A20* A19* A1 (T+T*A0)
CS4=A23 A22* A21 A20* A19 A1* (T+TA0)
CS5=A23 A22* A21 A20* A19 A1* (T+T*A0)
CS6=A23 A22* A21 A20* A19 A1 (T+TA0)
CS7=A23 A22* A21 A20* A19 A1 (T+T*A0)
d.3) Quines línies d’adreça identifiquen cada “banc” de memòria?
(A23, A22, A21, A20), A19, A
d.4) Quines línies identifiquen un xip dins d’un “banc” de memòria?
A
d.5) Quines línies identifiquen un byte dins d’un xip?
A18-A
d.6) Especificar el mapa de memòria, indicant les 4 primeres adreces de cada “banc” i la darrera.
A00000h A00001h A00004h A00005h A00008h A00009h A0000Ch A0000Dh
A7FFFCh A7FFFDh
A00002h A00003h A00006h A00007h A0000Ah A0000Bh A0000Eh A0000Fh
A7FFFEh A7FFFFh
Enginyeria Informàtica PROBLEMES
MEMÒRIA
A80000h A80001h A80002h A80003h A80004h A80005h A80006h A80007h
AFFFFCh AFFFFDh
A80002h A80003h A80006h A80007h A8000Ah A8000Bh A8000Eh A8000Fh
AFFFFEh AFFFFFh
Apartat e El sistema de memòria s’implementa amb accés a dades de 1 o 2 Bytes (accés a byte o word) i interleaving de quatre vies a nivell de word.
Enginyeria Informàtica PROBLEMES
MEMÒRIA
e.2) Mostrar la funció lògica del senyal CS de cadascun dels xips.
CS0=A23 A22* A21 A20* A2* A1* (T+TA0)
CS1=A23 A22* A21 A20* A2* A1* (T+T*A0)
CS2=A23 A22* A21 A20* A2* A1 (T+TA0)
CS3=A23 A22* A21 A20* A2* A1 (T+T*A0)
CS4=A23 A22* A21 A20* A2 A1* (T+TA0)
CS5=A23 A22* A21 A20* A2 A1* (T+T*A0)
CS6=A23 A22* A21 A20* A2 A1 (T+TA0)
CS7=A23 A22* A21 A20* A2 A1 (T+T*A0)
e.3) Quines línies d’adreça identifiquen cada “banc” de memòria?
(A23, A22, A21, A20), A2, A
e.4) Quines línies identifiquen un xip dins d’un “banc” de memòria?
A
e.5) Quines línies identifiquen un byte dins d’un xip?
A19-A
e.6) Especificar el mapa de memòria, indicant les 4 primeres adreces de cada “banc” i la darrera.
A00000h A00001h A00008h A00009h A00010h A00011h A00018h A00019h
AFFFF8h AFFFF9h
A00002h A00003h A0000Ah A0000Bh A00012h A00013h A0001Ah A0001Bh
AFFFFAh AFFFFBh
Enginyeria Informàtica PROBLEMES
MEMÒRIA
A00004h A00005h A0000Ch A0000Dh A00013h A00014h A0001Ch A0001Dh
AFFFFCh AFFFFDh
A00006h A00007h A0000Eh A0000Fh A00016h A00017h A0001Eh A0001Fh
AFFFFEh AFFFFFh
PROBLEMA 2
Considerem un sistema basat en un processador de 32 bits que disposa de 16 Mbytes de memòria assignats a les posicions més baixes de l’espai d’adreces de memòria i permet seleccionar fins 4 bytes. Per a realitzar aquest sistema de memòria disposem de xips de RAM dinàmica de 1Mx1 bits.
a) Mostrar el diagrama de cada xip, mostrant tant l’estructura interna com els pins que presenten.
1024x
D E C D E C
L
A
T
C
H
RAS
CAS
Enginyeria Informàtica PROBLEMES
MEMÒRIA
PROBLEMA 4.
Tenim un sistema de memòria en el que tots els accessos es fan a paraula (no ens importa quina és la mida d’una paraula). Suposarem que l’espai d’adreces de memòria es descompon en blocs de 8 paraules. Cada bloc comença a una adreça múltiple de 8. Així, el bloc 0 conté les adreces 0, 1, 2, 3, 4, 5, 6 i 7; el bloc 1, les adreces 8, 9, 10, 11, 12, 13, 14 i 15, i el bloc N les adreces 8N, 8N+1, 8N+2, 8N+3, 8N+4, 8N+5, 8N+6 i 8N+7. Una fórmula per calcular l’identificador numèric del bloc és la següent: Bloc = adreça de memòria (adreça a paraula) DIV 8 (mida del bloc en paraules) Suposem que el sistema també disposa d’una memòria cau de 4 línies (on cada línia té la mida d’un bloc, es a dir, 8 paraules). Aquestes línies s’identifiquen com a línies 0, 1, 2 i 3. Quan es fa referència a una adreça de memòria principal, si aquesta adreça no es troba a la memòria cau, es porta tot el bloc corresponent des de la memòria principal a una línia de la memòria cau (així si fem referència a l’adreça 2 de memòria principal portarem el bloc format per les paraules 0, 1, 2, 3, 4, 5, 6 i 7).
4.1 Memòria Cau d’Accés Directe
Suposem que el sistema fa servir una política d’assignació directa , de manera que cada bloc de la memòria principal només es pot portar a una línia determinada de la memòria cau. En aquest cas, l’identificador del bloc determina la línia específica on es pot guardar fent servir la següent fórmula (similar a la fórmula per determinar el bloc): Línia = identificador de bloc MOD 4 (mida de la cau en línies) L’execució d’un programa genera la següent llista de lectures a memòria: 16, 8, 24, 2, 17, 32, 2, 36, 2, 50 4.1.a) La següent taula mostra l’estat inicial de la cau, que conté les primeres 32 paraules de la memòria (organitzades en 4 blocs). Completar la taula (afegint les columnes que siguin necessàries) per a mostrar l’evolució de la cau durant l’execució del programa. Per a cada fallada en la cau cal omplir una nova columna indicant quina referència a memòria ha provocat la fallada i el canvi que es produeix en l’estat de la memòria cau (la línia que es modifica).
Estat Inicial Fallada: 32
Línia 0 0, 1, 2, 3, 4, 5, 6, 7 32, 33, 34, 35, 36, 37, 38, 39 Línia 1 8, 9, 10, 11, 12, 13, 14, 15 8, 9, 10, 11, 12, 13, 14, 15
Línia 2 16, 17, 18, 19, 20, 21, 22, 23 16, 17, 18, 19, 20, 21, 22, 23 Línia 3 24, 25, 26, 27, 28, 29, 30, 31 24, 25, 26, 27, 28, 29, 30, 31
Enginyeria Informàtica PROBLEMES
MEMÒRIA
Fallada: 2 Fallada: 36
Línia 0 0, 1, 2, 3, 4, 5, 6, 7 32, 33, 34, 35, 36, 37, 38, 39 Línia 1 8, 9, 10, 11, 12, 13, 14, 15 8, 9, 10, 11, 12, 13, 14, 15
Línia 2 16, 17, 18, 19, 20, 21, 22, 23 16, 17, 18, 19, 20, 21, 22, 23 Línia 3 24, 25, 26, 27, 28, 29, 30, 31 24, 25, 26, 27, 28, 29, 30, 31
Fallada: 2 Fallada: 50
Línia 0 0, 1, 2, 3, 4, 5, 6, 7 0, 1, 2, 3, 4, 5, 6, 7 Línia 1 8, 9, 10, 11, 12, 13, 14, 15 8, 9, 10, 11, 12, 13, 14, 15 Línia 2 16, 17, 18, 19, 20, 21, 22, 23 48, 49, 50, 51, 52, 53, 54, 55
Línia 3 24, 25, 26, 27, 28, 29, 30, 31 24, 25, 26, 27, 28, 29, 30, 31
4.1.b) Quina és la taxa de fallades ( T (^) f )?
T (^) f = 5 fallades / 10 accessos = 0,
4.1.c) Suposem que el temps d’accés a la memòria cau, o temps d’accés en cas d’encert ( te ), és de 4 ns i el temps total d’accés en cas de fallada ( tf ) és de 40 ns. Considerant la taxa de fallades obtinguda a la pregunta anterior, quin és el temps mitja d’accés a memòria ( tm )?
tm = T (^) f × tf + (1- T (^) f ) × te = 0,50 * 40 ns + 0,5 * 4 ns = 20 ns + 2 ns = 22 ns
4.2 Memòria Cau d’Accés Completament Associatiu FIFO
Ara suposem que el mateix sistema fa servir una política d’emplaçament completament associativa, de manera que qualsevol bloc de la memòria principal es pot portar a qualsevol bloc de la memòria cau. Si trobem que la cau ja està plena, es fa servir un algorisme de reemplaçament FIFO, de manera que traurem de la memòria cau aquell bloc que fa més temps que està emmagatzemat a la cau.
Considerem la mateixa llista de lectures a memòria: