Tema 5 TOC- Sistemas RT, Apuntes de Ingeniería Infórmatica

¡Descarga Tema 5 TOC- Sistemas RT y más Apuntes en PDF de Ingeniería Infórmatica solo en Docsity!

TEMA 5

Sistemas en el

Nivel de Transferencia entre Registros

(RTL, Register Transfer Level).

TEMA 5: Sistemas en el Nivel de Transferencia

entre Registros (RTL)

RESUMEN:

En este tema se introducen los conceptos básicos de organización,

descripción, análisis y síntesis de sistemas digitales en el Nivel de

Transferencia de Registros (RTL), en los que un procesador es un

ejemplo más.

Estos sistemas se construyen a partir de dos bloques:

• “Unidad de Procesamiento, UP” (Datapath – Camino de Datos), y
• “Unidad de Control, UC”.

Veremos la misión de estos dos bloques y su interacción. Para

sintetizarlos, se introducirán métodos gráficos basados en las cartas

ASM. Por último, se aborda el diseño de un “computador sencillo”.

El tema se complementa con la Práctica 8 (P8), donde se describirá

a nivel RT una realización en LogicWorks del computador sencillo

(CS1), para experimentar con él y analizar su funcionamiento.

5.1 Introducción y definiciones generales.

5.2 Unidad de Procesamiento (DataPath o Camino de Datos). Ejemplos de operaciones.

5.3 Unidad de Control. Ejemplos de generación de señales de control.

5.4 Ejemplo de un computador sencillo a Nivel RT.

TEMA 5: Sistemas en el Nivel de Transferencia

entre Registros (RT)

 BIBLIOGRAFIA:

 [DIA09]: Estructura y Tecnología de Computadores. Teoría y

problemas. Autor/es: Sergio Díaz Ruiz, María del Carmen Romero

Ternero, Alberto J. Molina Cantero. McGraw-Hill, 2009.

 [GRE86]: Modern Logic Design. Autor/es: Green, D. Addison Wesley,

1986.

 [GAJ97]: Principios de Diseño Digital. Autor/es: Gajski, D. Prentice

Hall, 1997.

 [MAN05]: Fundamentos de diseño lógico y de computadoras. 3ª

edición. Autor/es: M. Morris Mano; Charles R. Kime. Pearson Prentice Hall,

2005

 [CAPILANO] Logic Works 4. CAPILANO COMPUTING SYSTEMS LTD.

Addison Wesley.

 [HAYES]: Introducción al diseño lógico digital. Autor/es: John P.

Hayes. Addison-Wesley Iberoamericana, 1996.

TEMA 5: Sistemas en el Nivel de Transferencia

entre Registros (RTL).

Niveles de complejidad en la descripción de un sistema digital.

NIVEL COMPORTAMIENTO (^) ESTRUCTURALESCOMPONENTES

Sistema Algoritmos Lenguaje máquina y ensamblador

Procesador Instrucciones máquina Procesadores, controladores, memorias, ASIC

Registro Algoritmos Diagramas de flujo Cartas ASM

ALUs, MUXs, DEMUXs, registros, contadores, memorias

Puertas lógicas Ecuaciones booleanas Tablas de estado

Puertas lógicas y biestables

Electrónico Ecuaciones diferenciales

Diagramas corriente-tensión

Transistores, resistencias, condensadores

Físico Layout y modelos Difusiones P,N, pistas de metal, polisilicio

Modelo de un sistema en el Nivel de

Transferencia de Registros (RTL)

Entrada

de datos

Señales de control

Salida de datos

Señales de condición y/o de estado

Reloj

Señales de control externas y/o códigos de operación de instrucciones

Unidad de

procesamiento

de datos (UP)

Unidad de control

(UC)

Salida de control

Organización de un sistema de Transferencia

entre Registros.

FUNCIONES DE LA UNIDAD DE PROCESAMIENTO

1. Almacenamiento de información.
2. Transformar información (Cálculo)
3. Transferir información.

FUNCIONES DE LA UNIDAD DE CONTROL Generar en cada ciclo de reloj las señales de control apropiadas para secuenciar las operaciones elementales de la Unidad de Procesamiento, según la Instrucción a ejecutar.

El Sistema RT ejecuta ordenes externas y/o códigos de operación (Macrooperaciones o instrucciones). Cada instrucción representa una “tarea” a realizar el sistema y cada “tarea” se consigue secuenciando durante un numero de pulsos de reloj operaciones elementales de transferencia de un ciclo máquina (microoperaciones).

Entrada de datos

Señales de control

Salida de datos

Señales de condición y/o de estado

Reloj

Señales de control externas y/o códigos de operación de instrucciones

Unidad de

procesamiento

de datos (UP)

Unidad de control

(UC)

Salida de control

5.1 Introducción y definiciones generales.

5.2 Unidad de procesamiento. Ejemplos de operaciones.

5.3 Unidad de Control. Ejemplos de generación de señales

de control.

5.4 Ejemplo de un computador sencillo a Nivel RT.

TEMA 5: Sistemas en el Nivel de Transferencia

entre Registros (RT)

Componentes de almacenamiento.

 Registros

 Contadores

 Bancos de registros

 Memorias RAM, ROM, etc.

Módulos de procesamiento

 Circuitos lógicos

 Puertas para palabras  Unidades lógicas

 Circuitos aritméticos

 Sumadores (acarreo en cascada o anticipado)  Unidades de anticipación de acarreo (LACs)  Multiplicadores  Comparadores de magnitud

 Unidades aritmético-lógicas (ALUs)

 Desplazadores y rotadores

 Demultiplexores/Decodificadores

 Selectores de Datos (Multiplexores)

 Adaptadores tri-estado

5.2.1 Módulos de enrutamiento (Enlaces y buses)

Modos de enlazar elementos de forma que sean posibles

transferencias de información entre cualesquiera de ellos.

Componentes de control de los buses

A) BUSES DEDICADOS

Una única fuente y destino para cada bus.

Desventajas:

1. Gran número de líneas de interconexión.
2. Difícil ampliación.

Ventajas:

1. Posibilidad de transferencias simultáneas, implicando mayor velocidad.

A B

C D

Tipos de Buses

EJERCICIO 1:

Con el esquema de transferencia basada en multiplexores con buses dedicados de la figura ¿qué operaciones de la siguiente tabla pueden efectuarse en un solo ciclo de reloj? Indicar los valores requeridos para las señales de control, en los casos en que proceda.

SOLUCION al Ejercicio1.

Operación RT

¿En un solo ciclo?

Señales de control S0 S1 S2 W0 W1 W R0  R1 (^) SI 0 - - 1 0 0

R1  R2 (^) SI - 1 - 0 1 0

R2  R0 (^) SI - - 0 0 0 1

R1  R R2  R

NO (2) -

1

• 0

0 0

1 0

0 1 R0  R R1  R R2  R

SI 0 1 0 1 1 1

W

LD

LD

LD

W

W

B) BUS COMPARTIDO (basado en adaptadores tri-estado)

Bus enlazando diferentes fuentes y destinos.

Desventajas:

1. No son posibles transferencias simultáneas con más de una fuente.
2. Se requiere una lógica de control del bus más compleja.

Ventajas:

1. Simplicidad de interconexión.
2. Fácilmente ampliable.

Lógica de control del bus. En cada ciclo

máquina, solo puede haber una fuente

de datos hacia el bus compartido

Registro C

Registro A

BUS COMPARTIDO

Registro B

Registro D