Estude fácil! Tem muito documento disponível na Docsity
Ganhe pontos ajudando outros esrudantes ou compre um plano Premium
Prepare-se para as provas
Estude fácil! Tem muito documento disponível na Docsity
Prepare-se para as provas com trabalhos de outros alunos como você, aqui na Docsity
Encontra documentos específicos para os exames da tua universidade
Prepare-se com as videoaulas e exercícios resolvidos criados a partir da grade da sua Universidade
Responda perguntas de provas passadas e avalie sua preparação.
Ganhe pontos para baixar
Ganhe pontos ajudando outros esrudantes ou compre um plano Premium
trabalho laboratorial interface do MPU 6800 com RAM e ROM
Tipologia: Trabalhos
1 / 20
Esta página não é visível na pré-visualização
Não perca as partes importantes!
Escola Superior de Ciências Náuticas Departamento de Rádio Engenharia Electrónica e Telecomunicações Cadeira : Turma : 3R/12 – Diurno
Discentes : Docente :
Bacar Muhorro Engº. Elso Guilengue
Helénio Lewane
Luís Maria Marcos
Olinda Matola
Paulo Pedro Ubisse
Vânia Helena A. Brito
Maputo, Novembro de 2014
3 Equipamento necessário Um kit Trainer microprocessador; Multímetro.
4 Material necessário Uma resistência de 1000 Ohm, ¼-watt, 10% de tolerância; Um botão de pressão (chave); Um circuito integrado 7400; Um circuito integrado 74126; Um circuito integrado 74LS30; Um circuito integrado 74LS27; Dois Circuitos integrados 2114; Fios condutores e ou fios de ligação; Alicates de corte.
4.1 Descrição dos materiais CI 7400 – é um circuito integrado com quatro portas logicas NAND; CI 74126 – é um buffer de 3 estados que permite isolar as dados quando a memoria esta no seu modo de leitura; CI 74LS30 – é uma porta logica NAND com 8 entradas e uma saída; CI 74LS27 – é um CI com 3 portas logicas NOR de entrada tripla e uma saída; CI 2114 – é uma memória RAM de 4 bits que permite endereçar 256 localizações de memória.
Parte I
5 Experiência 1 O diagrama do circuito abaixo ilustra a montagem de um circuito de memória ,onde é ligado o CI 2114 juntamente com um CI buffer de 3 estados, um CI de 4 portas NAND e uma chave/ interruptor. No mesmo circuito, são usados os blocos de conectores de LED, e blocos de conectores de dado binário, bem como as tensões de alimentação e o aterramento apartir do Kit Trainer do microprocessador.
Fig.1. Diagrama de circuito de memória.
5.2 Análise de resultados experiência 1 Dada a tabela da figura abaixo, faz-se a analise do comportamento do circuito de memória.
Fig.2. Tabela para armazenamento de dados na memória.
Para a manipulação do circuito de memoria com as informações binárias contida na tabela, usa- se o bloco de conectores de dado binário do kit Trainer , onde os primeiros 4 interruptores (0-3) controlam os dados, e os restantes 4 interruptores (4-7) controlam os endereços.
Após a ligação do Trainer , ao posicionar-se os 4 interruptores de endereços para 00002 e os 4 interruptores de dados para 00002 e pressionar-se o o botão de pressão que faz com que nos pinos (10) do CI 2114, e pinos (1 e 2) do CI 7400 tenha-se um nível logico “ 0 ” Baixo, e na sua saída ou pino (3) obtenha-se um nível logico alto que por sua vez habilita o buffer, faz com que o conteúdo/ dados 00002 do endereço 00002 seja armazenado na memória e verificou-se o apagamento de todos os LED’s que inicialmente estavam ligados.
Ao selecionar um outro endereço, por exemplo 00102 , e posicionar os dados para (^00102) verificou-se um valor qualquer que é produzida pela fonte ligada. Ou seja sem pressionar o interruptor R/W faz com que nos pinos (10) do CI 2114, e pinos (1 e 2) do CI 7400 tenha-se um nível logico “ 1 ” Alto, e na sua saída ou pino (3) obtenha-se um nível logico baixo e não habilita
o buffer. Desta forma o circuito encontra-se no modo de leitura, e o dado do endereço 00102 , só é armazenado após pressionar o interruptor R/W, que faz com que o LED-5 acenda.
Ao colocar-se toda a informação binária contida na tabela, isto é armazenar cada dado no seu endereço correspondente, e em seguida verificar ou fazer a leitura de cada dado lá armazenado, verificou-se o acendimento dos LED’s correspondente. Por exemplo, examinando o endereço 10112 , verificou-se o acendimento do LED-(7,5 e 4).
Foi possível também verificar que ao desligar-se a fonte de alimentação e retornar a ligar e fazer o modo de leitura do circuito de memória os dados introduzidos pela tabela perdiam-se, ou seja a memória é volátil.
Parte II
6 Experiência 2 Na segunda experiência a montagem do circuito de memória são usados dois CI’s 2114, um CI 7400 onde são aproveitados duas de suas 4 portas logicas NAND, um buffer de 3 estados, interruptor R/W, blocos de conectores de dados binários e blocos de conectores de LED onde são aproveitados mais dois LED’s (0 e 1).
Fig.3. Experiência de circuito de memória usando dois CI’s 2114.
Ao manipular o interruptor de controle de endereços e selecionar-se os endereços de ( 00002 – 01112 ), o que faz com que o segundo CI 2114 seja selecionado, pois no seu pino de entrada de seleção tem-se o nível logico baixo e no pino de saída (6) da porta logica NAND que está ligado a linha 0 do bloco de conectores de LED tem-se o nível logico alto. Dai verificou-se o acendimento do LED- 0 no qual indica que o segundo CI 2114 foi selecionado.
Ao armazenar os dados na segunda memória, através do interruptor de controle de dados e efectuar-se o processo de leitura verificou-se o acendimento dos LED (4-7) consoante os dados lá armazenados. Por exemplo ao selecionar-se o endereço 01002 no interruptor de controle de endereços e 01012 através do interruptor de controle de dados e pressionar o botão de pressão R/W, faz com que esse dado seja armazenado no endereço selecionado. Ao efectuar a leitura neste mesmo endereço, verificou-se o acendimento dos LED ( 0,4, e 6).
Ao selecionar-se os endereços ( 10002 – 11112 ), o que faz com que os pinos e entrada (4 e 5) da porta logica NAND que estão ligados a linha 1 do bloco de conectores de LED estejam no nível logico alto, e o pino de saída (6) da mesma porta logica que está ligado ao pino de chip de seleção (8) do primeiro CI 2114, passam para o estado logico baixo, dai esta mesma memoria é selecionada. Verificou-se então o acendimento do LED-1, no qual indica que o primeiro CI 2114 foi selecionado.
O processo de modo de leitura e ou escrita é o mesmo com o descrito anteriormente, diferindo só no acendimento do LED responsável pela indicação de qual dos CI foi selecionado.
Nota:
Primeiro CI 2114 => CI- 3 na figura 3.
Segundo CI 2114 => CI- 4 na figura 3.
Parte III
7 Experiência 3 ( Interface com o microprocessador ) Na experiência 3 o circuito de memória consiste na utilização de dois CI 2114, um CI 74LS30, um CI 74LS27 e um CI 7400, que são montados no bloco de conectores do microprocessador e faz-se o interface deste circuito de memória com o próprio microprocessador como mostra a figura abaixo.
Fig.5. Diagrama de circuito de memória experiência 3 ( interface com MPU ).
Ao trocar o conteúdo do endereço (0800 16 ) por exemplo, que esta acima do possível para esta memória, pois este endereço faz com que na linha de endereço A 10 , tenha o bit 0, que fará com que na saída ou no pino (8) da porta logica NAND CI 74LS30 tenha-se nível logico alto, por conseguinte nenhuma memoria é selecionada pois as entradas dos chips de seleção são sensíveis ao estado logico baixo. Ao armazenar-se um certo conteúdo neste endereço e em seguida pressionar a tecla FWD, depois pressionar a tecla BACK do Trainer , verificou-se que este valor ou conteúdo que foi inicialmente guardado não é retido na localização de memória ou seja perde- se.
Ao trocar os fios de ligação das linhas de dados (D 7 e D 6 ) , o que faz com que o bit “0”da linha 6, passe para a linha 7 e o bit “1” da linha 7 passe para a linha 6. Ao pressionar a tecla FWD e depois BACK, verificou-se que o conteúdo visualizado na tela passou a ser 6A 16 (0110 1010 2 ). Ao retornar os fios de ligação as suas posições iniciais e em seguida pressionar as teclas FWD e BACK, verificou-se o conteúdo original ou inicialmente introduzido AA 16 (1010 1010 2 ).
7.2.1 Análise dos resultados do programa No programa da figura abaixo faz-se o exame do conteúdo nas localizações de memória desde os endereços (0400 16 – 07FF 16 ) , de tal forma que quando o conteúdo A5 16 , é armazenado e em seguida fazer o exame desde o endereço (0400 16 – 07FF 16 ) , verificou-se que este encontra-se armazenado lá. Ao trocar este conteúdo para 5A 16 por exemplo, no endereço (0004 16 ) e em seguida efectuar a examinação da memoria apartir dos endereços (0400 16 – 07FF 16 ) , verificou-se a presença deste conteúdo nas localizações de memória.
Fig.6. Lista de dados do programa da experiência 3.
8 Conclusões De modo geral, findo o trabalho laboratorial foi possível em cada realização das experiência do circuito de memória, observar o seu comportamento quando este está em interação com os circuitos do Trainer bem como quando este é conectado directamente com o microprocessador, de tal forma que os objectivos estabelecidos no inicio do trabalho foram concretizados.
10 Bibliografia https://www.google.co.mz/search?q=all+data+sheet+7400&newwindow=1&tbm=isch&t bo=u&source=univ&sa=X&ei=cTNWVK7uL6SS7AaiyIHYCg&ved=0CDIQsAQ&biw= 1366&bih=705#facrc=&imgdii=&imgrc=rxpzJkj0xO5RJM%253A%3BeLmsbu2nz2L 3EM%3Bhttp%253A%252F%252Fdenethor.wlu.ca%252Fpc120%252Fimages%252F 00pin.gif%3Bhttp%253A%252F%252Fdenethor.wlu.ca%252Fpc120%252FIC_intro.sht ml%3B309%3B http://www.alldatasheet.com/datasheet-pdf/pdf/51031/FAIRCHILD/74126.html http://www.futurlec.com/74LS/74LS30.shtml http://www.futurlec.com/74LS/74LS27.shtml http://www.datasheetcatalog.com/datasheets_pdf/7/4/0/0/7400.shtml http://pdf1.alldatasheet.com/datasheet-pdf/view/51031/FAIRCHILD/74126.html http://www.datasheetdir.com/NTE2114+SRAM
