Baixe Mapa de karnaugh e outras Esquemas em PDF para Cultura, somente na Docsity!
Eletrônica Digital Cap. II
por F.C.C. De Castro
Capítulo II
Álgebra Booleana e Minimização Lógica
1 Introdução
Vimos no Capítulo I que a unidade básica construtiva de um sistema digital é a Porta Lógica e que Funções Lógicas com diversas variáveis de entrada podem ser obtidas mediante a interligação de portas lógicas básicas. Aliás, a própria porta lógica básica (NAND, NOR, XOR, etc...) executa uma função lógica elementar.
Vimos também no final do Capítulo I que para facilitar o tratamento analítico das diversas funções lógicas possíveis de serem implementadas através da interligação entre portas, utiliza-se a representação da função lógica através de Equações Booleanas, conforme mostra a Tabela I a seguir:
Função Lógica Básica
Símbolo Gráfico da Porta Equação Booleana
AND Y = A ⋅ B
OR Y = A + B
XOR Y^ = A ⊕ B
NOT Y = A
NAND Y = A ⋅ B
NOR Y = A + B
XNOR Y = A ⊕ B
Tabela 1: Equações Booleanas básicas correspondentes às Funções Lógicas Básicas.
Eletrônica Digital Cap. II
por F.C.C. De Castro
Este capítulo descreve o método algébrico para análise e projeto de circuitos digitais que utilizam portas lógicas. As operações algébricas elementares do método algébrico Booleano consiste nas Equações Booleanas mostradas na Tabela I.
Veremos que:
- ••• Não importando o número de variáveis de entrada, a quantidade e os tipos
de portas lógicas interligadas necessárias para que se obtenha uma função
lógica desejada na saída Y ,
- • • •Não importando o número de variáveis de entrada da tabela verdade que
descreve uma função lógica Y^ = f (^ A ,^ B ,!)
⇒⇒ ⇒⇒ Sempre poderemos escrever uma equação algébrica Booleana que
poderá ser simplificada e/ou otimizada através do uso dos Teoremas e Postulados Booleanos.
2 Teoremas e Postulad os Booleanos
A Álgebra Booleana possui as mesmas propriedades da Álgebra Linear ordinária, se considerarmos:
- ••• (^) a operação lógica básica A AND B como a multiplicação A ⋅ B (ou AB (^) )
- ••• (^) a operação A OR B como a soma A + B
Propriedade Comutativa: AB = BA
A + B = B + A
Propriedade Associativa: (^) A ( BC ) =( AB ) C
A +( B + C ) =( A + B ) + C
Propriedade Distributiva: (^) A ( B + C ) = AB + AC
Tabela 2: Propriedades da Álgebra Booleana.
Eletrônica Digital Cap. II
por F.C.C. De Castro
Exemplo 1:
Determinar a expressão (equação) Booleana que representa a Tabela Verdade abaixo. Simplifique e otimize a expressão utilizando os resultados das Tabelas 2, 3 e 4. Desenhe a interligação de portas básicas que implementa esta Tabela Verdade.
A B C Y
Tabela 5: (^) Tabela verdade de uma função lógica hipotética de 3 variáveis.
Solução:
Y = ABC + ABC + AB C
Y = ABC + B ( AC + AC )
Mas a função lógica XOR com duas variáveis A e C^ tem a seguinte Tabela
Verdade/Expressão Booleana:
A C Y = A ⊕ C = AC + AC
Logo,
Y = ABC + B ( A ⊕ C )
Utilizando o T11 da Tabela 4 obtemos a seguinte Expressão Booleana simplificada:
Y =^ (^ A + B ) C^ + B (^ A ⊕ C )
Que resulta no seguinte circuito lógico:
Eletrônica Digital Cap. II
por F.C.C. De Castro
Figura 1: Interligação de portas básicas que implementa a Tabela Verdade da Tabela 5.
3 Mapas de Karnaugh
⇒⇒⇒⇒ Um Mapa de Karnaugh (Mapa K) é a representação das linhas de uma
Tabela Verdade em forma de quadrículos adjacentes.
⇒⇒^ ⇒⇒^ Dois quadrículos adjacentes verticalmente ou horizontalmente em um mapa K correspondem à duas linhas da Tabela Verdade tal que apenas uma variável tenha seu valor lógico alterado de um quadrículo para o outro. Isto permite que a Propriedade Distributiva da Tabela 2 em conjunto com o teorema T9 da Tabela 4 leve à eliminação de uma variável.
⇒⇒⇒⇒ (^) A simplificação lógica obtida com um Mapa K segue os seguintes
princípios:
(I) Seleciona-se uma combinação de quadrículos tal que inclua todos os quadrículos pelo menos uma vez, sendo o número de quadrículos selecionados uma potência inteira de 2. Ou seja, um quadrículo pode aparecer em mais de uma combinação. (II) As combinações devem ser selecionadas objetivando incluir o maior número de quadrículos por combinação, utilizando para tanto o menor número possível de combinações.
Eletrônica Digital Cap. II
por F.C.C. De Castro
Exemplo 3:
Simplifique a Expressão Booleana resultante da Tabela Verdade abaixo.
A B C^ D^ Y
Solução:
Figura 3
Y = ABC + D + B C
Eletrônica Digital Cap. II
por F.C.C. De Castro
Exemplo 4:
Simplifique a Expressão Booleana resultante da Tabela Verdade abaixo.
A B C^ D^ Y
Solução:
Figura 4
Y = B C
Eletrônica Digital Cap. II
por F.C.C. De Castro
Exemplo 6:
Simplifique a Expressão Booleana resultante da Tabela Verdade abaixo.
A B C^ D^ Y
Solução:
Figura 6
Y = A B
Eletrônica Digital Cap. II
por F.C.C. De Castro
Exemplo 7:
Simplifique a Expressão Booleana resultante da Tabela Verdade abaixo.
A B C^ D^ Y
Solução:
Figura 7
Y = B D
Eletrônica Digital Cap. II
por F.C.C. De Castro
Exemplo 9:
Simplifique a Expressão Booleana resultante da Tabela Verdade abaixo.
A B C^ D^ Y
Solução:
Figura 9
Y = B
Eletrônica Digital Cap. II
por F.C.C. De Castro
3.1 Método de uso dos Mapa s de Karnaugh
- ••• Para efeito de sistematizar o uso de um Mapa K na minimização lógica, sugere-se adotar o seguinte procedimento: (I) Assinalar inicialmente apenas os quadrículos que não podem ser combinados com nenhum outro. (II) Identificar os quadrículos que podem ser combinados com um único outro quadrículo somente de uma maneira. Assinalar estas combinações de dois quadrículos por combinação. Quadrículos que podem ser combinados em grupos de dois de mais de uma maneira são deixados temporariamente de lado. (III) Identificar quadrículos que podem ser combinados com três outros quadrículos somente de uma maneira. Assinalar estas combinações de quatro quadrículos por combinação. Quadrículos que podem ser combinados em grupos de quatro de mais de uma maneira são deixados temporariamente de lado. (IV) Identificar quadrículos que podem ser combinados com sete outros quadrículos somente de uma maneira. Assinalar estas combinações de oito quadrículos por combinação. Quadrículos que podem ser combinados em grupos^ de^ oito^ de^ mais^ de^ uma^ maneira^ são deixados temporariamente de lado. (V) Repetir o processo para grupos de 16 , 32 , etc... (VI) Se, uma vez encerrado o processo acima, ainda restarem quadrículos não incluídos em agrupamentos, estes quadrículos podem ser combinados uns com os outros ou com quadrículos já incluídos em outros agrupamentos ( se houver adjacência e o agrupamento resultante contiver uma potência inteira de 2 ). (VII) É importante relembrar que o objetivo é obter o menor número de agrupamentos possível, cada agrupamento contendo o maior número possível de quadrículas que resulte em uma potência inteira de 2.
Eletrônica Digital Cap. II
por F.C.C. De Castro
Figura 12: Mapa de Karnaugh para a função lógica descrita por
Y = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABC D Etapa (III) do método para sistematização do uso de mapas K.
Figura 13: Mapa de Karnaugh para a função lógica descrita por
Y = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABC D Mapa K completo. A função lógica minimizada resulta em
Y = ABCD + ACD + ACD + AB + BD + BC.
Eletrônica Digital Cap. II
por F.C.C. De Castro
3.2 Mapas de Karnaugh par a 5 Variáveis
- ••• Suponhamos que queiramos minimizar a função lógica
Y 1 = f ( A , B , C , D , E )definida por:
ABCDE ABCDE ABCDE ABCDE ABCD E
ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE
Y ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE
⇒⇒⇒⇒ (^) O Mapa K para Y 1 = f(^ A , B , C , D , E )é:
Figura 14: Mapa de Karnaugh para a função lógica Y^^1 =^ f(^ A , B , C , D , E ).
Eletrônica Digital Cap. II
por F.C.C. De Castro
Figura 16: Adjacências entre quadrículos no Mapa de Karnaugh para a função
lógica Y^^2 =^ f(^ A , B , C , D , E ) dada, caracterizadas sob um ponto de vista
bidimensional. A função lógica minimizada resulta em
Y 2 = ACDE + ADE + BCE + BC D.
3.3 Mapas de Karnaugh par a 6 Variáveis
- ••• Suponhamos que queiramos minimizar a função lógica
Y 3 = f ( A , B , C , D , E , F )definida por:
ABCDEF ABCDE F
Y ABCDEF ABCDEF ABCDEF ABCDEF ABCDEF
⇒⇒⇒⇒ O Mapa K para Y^^3 =^ f(^ A , B , C , D , E , F )é:
Eletrônica Digital Cap. II
por F.C.C. De Castro
Figura 17: Adjacências entre quadrículos no Mapa de Karnaugh para a função
lógica Y^^3 =^ f(^ A , B , C , D , E , F ) dada, caracterizadas sob um ponto de vista
bidimensional. A função lógica minimizada resulta em
Y 3 = CDEF + BDEF + ABC DF.
