Baixe Relatório Flip-Flops e outras Provas em PDF para Engenharia Elétrica, somente na Docsity!
Sumário
- Implementação de latches com portas logicas.......................................................................
- Efeito de trepidação das chaves.............................................................................................
- Flip-flop tipo JK.....................................................................................................................
- Divisor de frequência.............................................................................................................
1. Implementação de latches com portas logicas
a. Implemente em flip-flop com portas NAND, descreva seu funcionamento e a tabela-verdade Quando ligamos as portas NAND o flip-flop responde da seguinte forma:
Set em 1 reset em 0 o valor da saída Q se torna 0 enquanto o de é 1, assim por diante conforme a tabela verdade. Tabela 1 - Tabela verdade do CI 7400
Set Reset Q 1 1 Não muda Não muda 0 1 1 0 1 0 0 1 0 0 Invalido Invalido b. Forneça o diagrama de ligações ligando as entradas por meio das chaves do módulo e as saídas Q e nos LEDs.
Figura 1 - Diagrama de ligão Tabela 2 - lista de ligações
Ligantes Ligados Chave1 CI 7400 Terminal 1 Chave2 CI 7400 terminal 4 CI 7400 Terminal 3 CI 7400 Terminal 5 CI 7400 Terminal 6 CI 7400 Terminal 2 Vcc (5V) CI 7400 Terminal 14 GND CI 7400 Terminal 7 CI 7400 Terminal 3 LED 1 (Q)
No flip-flop JK síncrono, ocorre a presença de clock que permite haver mudanças apenas na borda do clock, neste caso de decida. Também que ha um preset e um clear que ajudam na inicialização do flip-flop.
Tabela 3 - Lista de ligações
Set Clear Clock J K Q 0 1 X X X 1 0 1 0 X X X 0 1 0 0 X X X Invalido Invalido 1 1 0 0 1 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 Toggle Toggle
b. Elabore um procedimento de teste para verificação da sua tabela-verdade, usando as chaves e LEDs do módulo, fornecendo também um diagrama de ligações.
Tabela 4 - Lista de ligações
Ligantes Ligados Clock (1khz) CI 7476 Terminal 1 Chave1 CI 7476 Terminal 4 Chave 2 CI 7476 Terminal 16 Chave 3 CI 7476 Terminal 2 Chave 4 CI 7476 Terminal 3 Vcc (5V) CI 7476 Terminal 5 GND CI 7476 Terminal 13 CI 7476 Terminal 15 LED 1 CI 7476 Terminal 16 LED 2
Figura 4 - Diagrama de ligação c. Verificar o funcionamento do flip-flop JK no modo T ( toggle ),quando as entradas JK estão em nível 1. No modo T o flip-flop apresenta variação das saídas, Q e ficaram alternando, a cada borda de descida.
4. Divisor de frequência
a. Utilizando flip-flops tipo JK, monte um divisor de frequência por 4. Forneça um esquema e lista de ligações, considerando que um sinal de relógio será proveniente de um gerador de funções.
Tabela 5 - Lista de ligações
Ligantes Ligados Vcc CI 7476 Terminal 4 Vcc CI 7476 Terminal 9 Vcc CI 7476 Terminal 16 Vcc CI 7476 Terminal 12 Vcc(5V) CI 7476 Terminal 5 GND CI 7476 Terminal 15 Clock CI 7476 Terminal 1 CI 7476 Terminal 15 CI 7476 Terminal 6 Clock LED 1 CI 7476 Terminal 15 LED 2 CI 7476 Terminal 11 LED 3
