Centro Federal de Educação Tecnológica Celso Suckow da Fonseca
CEFET-RJ
Eletrônica Digital
Prática 3
Prof. Canella
Grupo 9
Arthur Rodrigues Xavier da Silva
Eduardo Morais
Ihannah Guedes
Felipe Bonfim Monteiro
2013
Prepare-se para as provas
Estude fácil! Tem muito documento disponível na Docsity
Ganhe pontos para baixar
Ganhe pontos ajudando outros esrudantes ou compre um plano Premium
Guias e Dicas
Prepare-se para as provas
Estude fácil! Tem muito documento disponível na Docsity
Encontrar documentos
Prepare-se para as provas com trabalhos de outros alunos como você, aqui na Docsity
Encontra documentos específicos para os exames da tua universidade
Encontra documentos específicos para os exames da tua universidade
Videoaulas
Prepare-se com as videoaulas e exercícios resolvidos criados a partir da grade da sua Universidade
Quiz
Responda perguntas de provas passadas e avalie sua preparação.
Ganhe pontos para baixar
Ganhe pontos ajudando outros esrudantes ou compre um plano Premium
Relatório Somador, Provas de Mecatrônica
Relatório do grupo 9 de Eletrônica Digital de 2013.2
Tipologia: Provas
2013
1 / 5
Esta página não é visível na pré-visualização
Não perca as partes importantes!
Documentos relacionados
Pré-visualização parcial do texto
Baixe Relatório Somador e outras Provas em PDF para Mecatrônica, somente na Docsity!
Centro Federal de Educação Tecnológica Celso Suckow da Fonseca
CEFET-RJ
Eletrônica Digital
Prática 3
Prof. Canella
Grupo 9
Arthur Rodrigues Xavier da Silva
Eduardo Morais
Ihannah Guedes
Felipe Bonfim Monteiro
I) Introdução
O circuito Somador Completo ( Full Adder ) vem de uma forma aperfeiçoada do Meio Somador ( Half Adder ), nesse circuito, existe a entrada de transporte ( Carry In ) que permite que a soma seja realizada de forma correta.
O sistema funciona da seguinte maneira:
Funciona parecido no Subtrator Completo, onde vem do Meio Subtrator, que permite a subtração de números binários de 1 algarismo. Para fazer uma subtração de mais algarismos, porém, torna-se necessária a implementação do Subtrator Completo, que permite a entrada de transporte, tal qual no somador.
Sabendo disso, o trabalho propõe que seja montado, esquematizado, estudado e simulado um circuito que tenha um Somador Completo e um Subtrator Completo.
Podemos ver, então, que sua simplificação se dá por
Logo,
𝑌𝑌𝑖𝑖 = 𝐶𝐶���� ∙ 𝑇𝑇𝑇𝑇 𝑖𝑖− 1 + 𝐵𝐵 ∙ (𝑇𝑇^ �����𝑖𝑖− 1 + 𝐶𝐶𝑇𝑇) + 𝐵𝐵� ∙ 𝑇𝑇^ ��𝑖𝑖−�� 1 �
e
𝑇𝑇𝑖𝑖 = 𝑇𝑇𝑖𝑖− 1 ∙ (𝐵𝐵 + 𝐴𝐴𝐶𝐶����𝑇𝑇^ + 𝐴𝐴̅𝐶𝐶𝑇𝑇) + 𝐵𝐵 ∙ (𝐴𝐴𝐶𝐶����𝑇𝑇^ + 𝐴𝐴̅𝐶𝐶𝑇𝑇)
V) Desenho Esquemático
Com base na tabela verdade e também no material didático auxiliar fornecido pelo professor, temos que o desenho esquemático do circuito é:
VI) Simulação
Através do programa Quartus II, podemos fazer a simulação do circuito acima e comparar os resultados com sua tabela verdade.