Pré-visualização parcial do texto
Baixe Microprocessador 8080 e outras Resumos em PDF para Física para Ensino Médio, somente na Docsity!
OCCIDENTAL SCHOOLS cursos técnicos especializados AL. Ribeiro da Silva, 700 - C.E.P. 01217 - São Paulo - sp Microprocessador 8080A Parte | CMP-7 v restos ) INTRODUÇÃO As DE REGISTRADORES UNI cá il ICA ARITMÉTICA AJNIDADE DE a dep nrcnognockssanor ao) 204 //D “Br sp 0 om A InroRiáção te eras sas di Ás ia OCCIDENTAL SCHOOLS é CMP-7 A estrutura interna de um microprocessador genérico consiste, basicamente, dos seguintes blocos tun- cionais: b- Rede de Registradores bb Unidade Lógica e Aritmética (ULA) > Unidade de Controle ai 4 VIA INTERNA DE DADOS : MICROPROCESSADOR q GENERICO », CMP-7 OCCIDENTAL SCHOOLS 5 Rede de Registradores Os registradores são unidades de armazena- mento temporário do microprocessador. Alguns deles, como o Apontador de Instruções (A.I.), têm uso específico. Ou- tros, como o Acumulador (A), o Registrador Be o Registra dor C, NAS um propósito geral. [Bh VD. de Instruções é o registrador da máquina onde o end EA - instrução que está sendo execu tada fica armazenado. Cfr, para essa instru- ção. ? em , O Acumulador &o Bos erencial do processador. Nele é canségado ur fado que EA a al memô- ria e, em caso contrário, “Êc tambêm o ponto de partida quando um dado do microprocessador tem que ser armazenado na memória. O Registrador Temporário (R.'!'.) assume o va lor do conteúdo do Registrador B ou do Registrador C (um ou outro) para uma operação com a ULA, como por exemplo, somar o conteúdo do Acumultador com o conteúdo do Registra dor C. O conteúdo do Registrador C, durante a execução da soma, vai para o Registrador l'emporário. Todas as ações de transferência e de soma de dados acima citadas são etetuadas através de instruções adequadas . CMP-7 OCCIDENTAL SCHOOLS 7 MICROPROCESSADOR 8080A O up 8080A & uma unidade central de proces- samento integrada numa única pastilha de 40 pinos para uso em sistemas digitais programáveis de propósito geral, com cerca de 72 instruções básicas. ' Um microcomputador é um sistema eletrônico | l e incorpora um microprocessador. O uP é a LEMBRETES / A ty 3 torno da qual existem memórias de dis op i I () A figurá/abaixo; mostra pç dos Pp S ad 7» pinos do componente: CONFIGURAÇÃO DOS PINOS sv — 20 2) — toa 8 OCCIDENTAL SCHOOLS CMP-7 A função dos pinos do microprocessador & a seguinte: -Ag Bus de endereços do microprocessador. É uni direcional, ou seja, os endereços são gera- dos apenas pelo pP. Esta via & "3-state". Contendo 16 linhas po de endereçar diretamente atê 64K palavras de (a bits, ou 256 dispositivos de entrada e 256 iz de saida. D7- Dy Bus de A Rail soional 3-state que provê a comiáicadão, entré (ob pari e disposi tivos ae 2/5 instruções .“/ Ut pr - ; Esta via é multiplexada no tempo. Assim, du rante o primeiro ciclo de clock de cada ci- clo de máquina, o 8080A coloca no bus de da dos uma palavra de "status" Essa palavra descreve o ciclo de máquina cor rente, ou seja, o que o processador irã fa- zer. Resumindo, no bus de dados do uP 8080A ora temos status ora temos dados. SYNC "SYNCHRONIZING SIGNAL". Esse pino fornece um (saída) sinal que indica o começo de cada ciclo de máquina. 10 OCCIDENTAL SCHOOLS CMP-7 rão em tri-state (alta-impedância). O yuP envia pelo pino HLDA um sinal de aviso que informa o estado hold e, dessa maneira, permite que um dispositivo externo assuma o controle das vias de dados e endereços. Resu mindo, se um dispositivo externo deseja to- mar o controle das vias,deve gerar um nivel lógico '1' no pino HOLD. O uP, então, termi [ [M ? de executar o ciclo de máquina atual e,a o sebo) op ia atravês do pino HLDA um nível lógico “1' le: o ay estã em alta-impe “ey, Indica à” em 1 ÉLopositivo externo que Á 8080A dancia. Apa HLDA está em Er A ou seja, «ue as (saida) vias de dados e endereços estão em tri-state. Ativo em nivel lógico '1'. Um sinal, gerado INT por um dispositivo externo, no pino INT, po (entrada) = de causar uma interrupção na UCP (uP) .Em vri meiro lugar o 8080A termina de executar a instrução corrente e, a seguir, pode aceitar (ou não) a interrupção. A UCP não aceita a interrupção se estiver em hold ou se o vino INTE estiver em nivel lógico 'g'. CcMP-7 OCCIDENTAL SCHOOLS 2] y , - ; ENS Um nivel lógico '1' neste pino informa que (saida) o 8080A estã habilitado a receber interrup ções. Este pino pode assumir os níveis lôgi cos 'f' ou '1' por meio de instruções conve nientes. Quando ocorrer um sinal de RESET o pino INTE irá para o nível lógico 'f', ou se ja, o uP não fica habilitado a receber in- terrupções. Mrs nivel lógico '1'. Como nos demais Ago LEIS um sinal no pino RESET de fa o VIM a partir do rm a Função zero). asi É Bama de u pe lógico '1'!, portanto, dog áim Seguinte todos Ssobits do apontadas de Desa vão para O nível lógico '9'; . O yP sairá do estado de hold (se assim es- tiver); o pino INTE vai para o nível lógico 'g', ou seja, o processador não pode aceitar in- terrupções. Pr Po (entrada) Sinais de "clock" do microprocessador, gera dos externamente pela pastilha “8224 - gera dor de clock". Não são compatíveis com ni- vel lógico TTL. 13 OCCIDENTAL SCHOOLS CMP-7 ARQUITETURA DO 8080A Na figura abaixo temos o diagrama funcional rede de dos blocos componentes do uP 8080A, composto de: e unidade de registradores, unidade lógica e aritmética controle. sOdINaNa 20 VIA Y TO xw AN COM CM AM JAM daDO ja tou S03420Na 20 BWSOID ONAE TO! 2104LMOS 20 LU pe HINO? TOHANOS TOM INOS JOMLNOS JAVA ia finado Iva GM LAMAGIM SNS VIVO as á peisaAmaa, 14 +— SavOGvULSIOAU zo eau CR naun ed P zovann CET TvRiSsa om OS IUIONI SOL aisoev 1 aobuoovh E o SIPONULEM salvo av E E vinia f wainos 2] ot sagónuzem (90 D) x ao vai a 2 3 E 18) uoovaiaraçoaa 10) 2 voaruis! 7) o dera su | e). (9) Ç 1 BK 2 voavwisisau Fai 3 P PRE voor nanay te) Vi — (9) 00 MSL PERES (8) GS J tagônuiem 20 (Ol oryruoinai NESARSS (e MOQruiSIO IA Mogvuisisiu e l ll 30 ONWIAN! sogva 2d Ena S RN li soava 30 sng 09 HOLY / usina fi da sto WNOIDANHO = SOQVg 30 VIA SIGO 30 ONVIINI SOQVA 20 SAS vOSOS 4 In va ] % ! TYNOIINAS 502078 21 vAvuSvIa 14 OCCIDENTAL SCHOOLS CMP-7 Rede de Registradores A seção de registradores consiste de uma RAM estática organizada com seis registradores de 16 bits b Arontador de Instruções (A.I.) Pc. , Ponteiro da Pilha (P.P.) SP Seis registradores de propósito geral Ven, arranjados em pares, denominados B, C; PoE: E, L 75 par de registradores e, | | pr w, Ra O A.I. mantém o endereço de memória da ins- trução que estã sendo executada e é incrementado automati camente toda vez que hã uma busca de instrução. Assim, se inicialmente A.I. estiver carrega do com a posição de memória 1000 H, o ciclo de busca é ini ciado desta posição. 16 OCCIDENTAL SCHOOLS CMP-7 de 8 bits, podendo ser individualmente endereçados. Os pa res de registradores B,C;D,E e H,L são todos de 16 bits. Os dados de 8 bits são transferidos da rede de registradores para a via de dados interna atravês do multiplexador-registrador seletor. Os dados de 16 bits podem ser incrementados ou decrementados, ou simplesmente transferidos entre pa- res de registradores. O "latch" de endereços incrementador/decre- mentador 1 dados de qualquer dos três pares de regis -, tradores e os>d 6) "buffer" de endereços de 16 bits (As — Ap). pá Unidade Lôgica de Aritmética Eno, A ULA contêm os seguintes registradores: . um acumulador de 8 bits um latch do acumulador de 8 bits um registrador de 5 bits (“flags”) . um registrador temporário de 8 bits O registrador temporário recebe dados da via interna de dados, podendo ser oriundos dos registradores B,C,D,E,H e L, ou externos à UCP. CMP-7 OCCIDENTAL SCHOOLS 17 As instruções aritméticas são, geralmente, feitas com o acumulador. Este & o registrador preferencial do microprocessador, uma vez que a maior parte das instru ções se referem a ele, O registra dor de 5 bits (flags) são p Elip-flop ue atuam co- l -, mo "bandei fire. Dessa forma, as endes7 ! ras do 8080A são: Se o resultado de uma operação com a ULA for igual a zero esta bandeira (flip-flop) fica rã com o nível lógico '1'. Caso o resultado ces. não seja zero o flag ficará com o nível 16- vovsv cow Do gico 'f'. eva Se o resultado de uma operação com a UA for negativo esta bandeira ficará com nível 16- gico '1'.Quando o resultado for positivo fi carã com nível lógico 'p'. CcMP-7 OCCIDENTAL SCHOOLS 19 Unidade de Controle Durante o ciclo de busca da instrução o pri meiro byte da instrução, contendo o código de operação, é transferido atravês da via interna de dados para O regis- trador de instruções. O conteúdo do registrador de instruções (cô digo de pperação) ê decodificado pelo decodificador de ins | dos clocks, dé 1 Apa os sinais de controle do | fluxo de dados. 3 » A descrição dos'sinais LB ri) ja foi ( S Dm OBS. feita quando descrevemos a pinágel AG micro E" ” truções | Ent com sinais de temporização derivados l processador « Buffer/latch do Bus de Dados Este buffer bidirecional de 8 bits 3-state & usado para isolar o bus interno da UCP do bus de dados externo (Dz - Dj). Possui três modos de operação. No modo de en trada , os dados da via externa são colocados na via inter na. No modo de saída os dados da via interna são colocados na via externa, e no modo isolado as linhas da via irao 20 OCCIDENTAL SCHOOLS cmP:? para a alta-impedância. (3.5 TATE) O Ciclo do Processador <=> Um ciclo de instrução ê definido como o tem po requerido para buscar (na memória) e executar uma ins- trução. 
