Estude fácil! Tem muito documento disponível na Docsity
Ganhe pontos ajudando outros esrudantes ou compre um plano Premium
Prepare-se para as provas
Estude fácil! Tem muito documento disponível na Docsity
Prepare-se para as provas com trabalhos de outros alunos como você, aqui na Docsity
Encontra documentos específicos para os exames da tua universidade
Prepare-se com as videoaulas e exercícios resolvidos criados a partir da grade da sua Universidade
Responda perguntas de provas passadas e avalie sua preparação.
Ganhe pontos para baixar
Ganhe pontos ajudando outros esrudantes ou compre um plano Premium
Relatório sobre Mapas de Karnaugh
Tipologia: Esquemas
1 / 15
Esta página não é visível na pré-visualização
Não perca as partes importantes!
Relatório técnico apresentado como requisito
parcial para obtenção de aprovação na disciplina
T3LD1 – Laboratório de Eletrônica Digital 1, no
Curso de Engenharia Eletrônica, no Instituto
Federal de Educação, Ciência e Tecnologia de
São Paulo.
Prof. Me. Alexandre de Jesus Aragão
Analisar e entender as etapas de elaboração de circuitos digitaiscombinacionais.
Utilizar Mapas de Karnaugh para simplificar expressões lógicas. Entender o Conceito
de Unidade lógica de comparação.
O mapa de Karnaugh é um método gráfico usado para simplificar uma equação lógica
ou para converter uma tabela-verdade no seu circuito lógico correspondente, de uma
forma simples e metódica. Embora um mapa de Karnaugh (daqui por diante abreviado
como mapa K) possa ser usado em problemas que envolvem qualquer número de
variáveis de entrada, sua utilidade prática está limitada a cinco ou seis variáveis. A
apresentação a seguir está restrita a problemas com até quatro entradas, visto que
resolver problemas com cinco ou seis entradas é demasiadamente complicado, sendo
melhor solucioná-los por meio de um programa de computador.
Assim como uma tabela-verdade, o mapa K é um meio de mostrar a relação
entre as entradas lógicas e a saída desejada. As figuras 1(“a”, “b” e “c”) mostram três
exemplos de mapas K, para duas, três e quatro variáveis, em conjunto com as tabelas-
verdade correspondentes. Esses exemplos ilustram os seguintes pontos importantes:
(1) a tabela-verdade fornece o valor da saída X para cada combinação de valores de
entrada. O mapa K fornece a mesma informação em um formato diferente. Cada linha
na tabela-verdade corresponde a um quadrado no mapa K. Por exemplo, na figura 1(a),
a condição ܣ = 0, ܤ = 0, na tabela-verdade, corresponde ao quadrado ܣ
no mapa K.
Visto que a tabela-verdade mostra ܺ = 1 para esse caso, é colocado um 1 no quadrado
no mapa K. Da mesma forma, a condição ܣ = 1, ܤ = 1 na tabela-verdade
corresponde ao quadrado ܤܣ no mapa K. Visto que ܺ = 1 nesse caso, um 1 é colocado
no quadrado ܤܣ. Todos os outros quadrados são preenchidos com 0s. Essa mesma ideia
é usada nos mapas de três ou quatro variáveis mostrados nas figuras 1(“b” e “c”).
(2) Os quadrados do mapa K são nomeados de forma que quadrados adjacentes
horizontalmente difiram apenas em uma variável. Por exemplo, o quadrado do canto
superior esquerdo no mapa de quatro variáveis é ܣ
, enquanto o quadrado
imediatamente à direita é ܣ
ܦ (apenas a variável ܦ é diferente). Da mesma forma,
quadrados adjacentes verticalmente diferem apenas em uma variável. Observe que cada
ordem mostrada: ܣ
. O mesmo se aplica às denominações de variáveis da
esquerda para a direita: ܥ
(4) Uma vez que um mapa K tenha sido preenchido com 0s e 1s, a expressão na forma
de soma-de-produtos para a saída ܺ pode ser obtida fazendo-se a operação OR dos
quadrados que contêm 1. No mapa de três variáveis na figura 1(b), os quadrados
eܥܤܣ
contém 1, de forma que ܺ = ܣ
A expressão para a saída X pode ser simplificada combinando adequadamente os
quadros do mapa K que contêm 1. O processo de combinação desses 1s é denominado
agrupamento, sendo que só é possível agrupar quantidades de 1s na base 2 (ex:
, 2
ଵ
, 2
ଶ
, 2
ଷ
, … , 2
) como exemplificado nas figuras 2, 3 e 4.
Figura 2 – Agrupamento de pares (2¹).
Figura 3 – Agrupamento de quatro quadros (2²).
Figura 4 – Agrupamento de octetos (2³).
Quando uma variável aparece nas formas complementada e não-complementada
em um agrupamento, tal variável é eliminada da expressão. As variáveis que não se
alteram para todos os quadros do agrupamento têm de permanecer na expressão final,
sendo que quanto maior for o agrupamento, maior será a quantidade de variáveis
eliminadas.
Alguns circuitos lógicos podem ser projetados de forma que existam certas
condições de entrada para as quais não existem níveis de saída especificados,
normalmente porque essas condições de entrada nunca ocorrerão. Em outras palavras,
existem certas combinações para os níveis de entrada em que é irrelevante (don’t-care)
se a saída é nível ALTO ou BAIXO, nestes casos a saída não é especificada nem como
0 nem como 1, mas sim como x, sendo que o projetista de circuito está livre para fazer a
saída ser 0 ou 1, nas condições de irrelevância, podendo assim gerar uma expressão de
saída mais simples. Por exemplo, na figura 5 é mostrada uma tabela verdade em que
possui condições de irrelevância (x) nas combinações 1,0,0 e 0,1,1. Nesse caso, o
projetista deve ser alterar o x no quadrado ܤܣ
para 1 e o x no quadrado ܣ
ܥܤ para 0,
visto que isso produz um quarteto que pode ser agrupado para gerar uma saída igual a
Tabela 1 – Tabela verdade do Comparador de Magnitude de 2 bits.
A próxima etapa do experimento foi a montagem das equações de saídas do
comparador. Quando analisado as saídas, fica evidente a possibilidade de se obter as 4
ultimas saídas através das equações das 2 primeiras, portanto primeiro foi encontrado a
equações de Mintermos da saída A>B:
୫
(4, 8, 9, 12, 13, 14) = m ସ
m ଼
m ଽ
m ଵଶ
m ଵଷ
m ଵସ
Em seguida foi encontrado a equação de Mintermos para A=B:
୫
= m
m ହ
m ଵ
m ଵହ
Com as duas primeiras funções encontradas, fica possível encontrar as demais,
onde:
Com as funções encontradas, foram utilizados mapas de Karnaugh e Álgebra de
Boole e suas propriedades para simplificar as equações. Para a equação A>B = A
, usando mapa da Karnaugh, conforme figura
6, temos:
Figura 6 – Mapa de Karnaugh para Simplificação da equação da saída A>B.
Fazendo os agrupamentos, chegamos na equação simplificada: S = AC
Para a equação de A=B, foi utilizado Álgebra de Boole para sua simplificação:
Com as simplificações concluídas, foi possível chegar no circuito, que seria
montado utilizando as uma placa de cada modelo (MED50 e MED52), conforme figura
ଵ
e B(B ଵ
) cuja saída P
ଷ
ଶ
ଵ
seja o produto das entradas.
Resolução:
Primeiro foi preenchido a tabela verdade, conforme tabela 3.
Tabela 3 – Tabela verdade do Circuito Proposto.
Com a tabela verdade, foi possível encontrar a função de saída de P ଷ
ଶ
ଵ
e P
୫
(5, 7, 13, 15) = m ହ
m
m ଵଷ
m ଵହ
ଵ
୫
= m
m
m ଽ
m ଵଵ
m ଵଷ
m ଵସ
ଶ
୫
(10, 11, 14) = m ଵ
m ଵଵ
m ଵସ
ଷ
୫
= m ଵହ
Com as equações encontradas, foi utilizado mapas de Karnaugh para simplificar.
Para a função de P
, de acordo com a figura 8, temos:
Figura 8 – Mapa de Karnaugh para Simplificação da equação da saída P
Logo, a forma simplificada da função de P
é: S = BD. O mesmo foi feito para a
função de P ଵ
, conforme figura 9.
Figura 9 – Mapa de Karnaugh para Simplificação da equação da saída P ଵ
Logo, a forma simplificada da função de P ଵ
é:S = AC
mesmo foi feito para a função de P ଶ
, conforme figura 10. A forma simplificada de P ଶ
ficou: S = AB
Figura 12 – Mapa de Karnaugh da questão 2-a
Tabela 4–Tabela-verdade da questão 2-a.
Com isso, temos que a expressão na saída ficará como soma de produtos:
b) ݂
Figura 13 – Mapa de Karnaugh da questão 2-b.
Tabela 5–Tabela-verdade da questão 2-b.
Com isso, temos que a expressão na saída ficará como soma de produtos:
Com este experimento foi possível verificar de que o processo do mapa de
Karnaugh possui diversas vantagens sobre o método algébrico, sendo ele mais
ordenado, com passos bem definidos quando comparado ao processo de tentativa e erro
que é utilizado algumas vezes na simplificação algébrica, normalmente o método do
